### (19)日本国特許庁(JP)

# (12) 公開特許公報(A)

(11)特許出願公開番号

# 特開平5-21711

(43)公開日 平成5年(1993)1月29日

(51)Int.Cl.<sup>5</sup>

識別記号

厅内整理番号

FΙ

技術表示箇所

H01L 27/04

C 8427-4M

審査請求 未請求 請求項の数2(全 8 頁)

(21)出願番号

特願平3-337086

(22)出顯日

平成3年(1991)12月19日

(31)優先権主張番号 629922

(32) 優先日

1990年12月19日

(33)優先権主張国

米国(US)

(71)出願人 590000879

テキサス インスツルメンツ インコーポ

レイテツド

アメリカ合衆国テキサス州ダラス。ノース

セントラルエクスプレスウエイ 13500

(72)発明者 ケビン エム。オブンズ

アメリカ合衆国テキサス州ガーランド、メ

イアップル 1216

(72)発明者 ジエフレイ エイ、ニーハウス

アメリカ合衆国テキサス州ダラス, ケント

シヤイアー レーン 4032


(74)代理人 弁理士 浅村 皓 (外3名)

## (54)【発明の名称】 集積回路

# (57)【要約】

【目的】 高速の出力電流スイッチング速度と高い信頼 性とを保ったままで最大の内部電圧が利用できるように 入力電力ピンのインダクタンスを低減化した集積回路を 得ること。

【構成】 定義されたエリアを有する半導体層 (50) 中に集積回路(42)が作製される。半導体(50)の 前記定義されたエリアの部分のみを占有するように、半 導体層(50)中に機能回路(12)が作製され、これ によって半導体層(50)の占有されていないエリアが 定義される。半導体層中に、前記占有されていないエリ アの相当の部分中にコンデンサが作製される。



【特許請求の範囲】

【請求項1】 集積回路であって、

半導体層、

前記半導体層中に形成されて、前記半導体層の第1の部 分のみを占有する機能回路、

前記半導体層の前記機能回路によって使用されていない 第2の部分中に形成されたコンデンサ、

を含む集積回路。

【請求項2】 集積回路を製造するための方法であって。

半導体層を形成すること、

前記半導体層中に機能回路を作製することであって、機 能エリアが前記半導体層の第1の部分のみを占有するよ うに機能回路を作製すること、

前記機能回路を作製するのに使用されていない前記半導体層の第2の部分中にコンデンサを作製すること、 の工程を含む方法。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は一般的には電子回路に関するものであり、更に詳細には集積回路とそれらを応用する方法とに関するものである。

[0002]

【従来の技術】集積回路や集積回路を用いたシステムの特性に影響する共通的な問題の1つは電力入力ピンのインダクタンスで問題は、集積回路バッケージの電力とアースピンに隣接したブリント回路板上の電力とアースピケーでは、東積回路がイパスコンデントでは、アースで軽減される。これによってブリントで中で、1000年でで軽減される。これによったができるが、パッケージ電力ピンインダクタンスは打ち消すことがで路へのクタンスは打ち消すことができる集積回路パッケージインダクタンスは、バエカ入力ピンと結合するボンディングワイヤのイクタンスは、バカ入力に使用されるピンの型と数、およびそれに付随するボンディングワイヤの間隔と数をに依存して、3nHから20nH以上の範囲の値を取る。

【0003】集積回路の出力がスイッチする時に、1ないし2ナノ秒間継続する、1アンペアあるいはそれ以上 40の内部的スパイクが発生することがある。これらのスパイクの結果、入力電流には0.5から1.5アンペア/nsの間の変化が生ずる。この入力電流の変化は、電力入力ピンと付随するボンディングワイヤのインダクタンス両端間にそれらのインダクタンスの大きさの関数としてかなり大きい電圧降下をもたらす。これはVLをインダクタ両端の電圧、Lをインダクタンス、di/dtをインダクタを流れる電圧の時間変化とすると、インダクタ両端間の電圧がVL=Ldi(t)/dtの式に従って変化するためである。例と17 8 nHのインダクタ 50

ンスを持つ入力電力ピンを含む 2 8 ピンのバッケージが 0.5 アンペア/nsの速度でスイッチすると、電力入力ピン両端に 4 ボルトの電圧が発生する。そのような電圧降下は公称 5 ボルトの電源電圧で動作している集積回路に対しては実用上許容されない。

2

【0004】電力入力インダクタンス両端の電圧降下を低減化する1つの方法は、出力が付随の出力負荷をスイッチングする速度を下げることである。上述の例では、もし出力のスイッチング速度を下げて、例えば、0.1 25アンペア/nsとすれば、電力入力インダクタンス両端の電圧降下は1ボルトへ減少する。この方法の重大な欠点は出力スイッチング速度を低下させるわけであるから、集積回路の特性が劣化することになるということであり、そのため多くの応用においてこの方法は受け入れ難い。しかもまだ、電圧降下が残存しており、それが機能回路に利用できる電圧を減少させるということもある。

【0005】入力電力ピン上のインダクタンスの問題を 解決する手助けとなる第2の方法は、マウントおよびボ ンディング工程において集積回路パッケージ中に、電力 からアースへのバイパスコンデンサを付加することであ る。これらの個別的なコンデンサは一般に"チップ"コ ンデンサとして知られており、それは等価的に電力ピン とアースピンをつなぎ、それによって電力入力ピンとア ースピンによって作り出される両方のインダクタンスを 通してスイッチング電流を流し、それによって電力入力 ピンでの損失を打ち消すように作用する。しかし、この 方法にも数多くの欠点が存在する。付加コンデンサをマ ウントし、ポンディングするための付加的な工程のため 30 に組み立てコストが増大する。通常、付加されたコンデ ンサは集積回路本体よりも信頼性に劣るので、集積回路 パッケージ全体の信頼性が大きく低下する。更に、高度 に競争の激しい市場での使用に適した低価格のコンデン サは必要な周波数応答を持たず、しかもそれ自身の2 n Hまたはそれ以上の直列インダクタンスを付加すること になる。バイパスコンデンサのこの直列インダクタンス がコンデンサを付随するピンへつなぐために必要なポン ディングワイヤのインダクタンスに加えられた場合に は、この解決策メリットは小さくなる。最後に、ピン、 ボンディングワイヤ、コンデンサそれ自体からの内部抵 抗が十分大きくなって、付加されたコンデンサの働きを 逆効果なものとしてしまう可能性がある。

【0006】このように、高速の出力電流スイッチング 速度と高い信頼性とを保ったままで最大の内部電圧が利 用できるように入力電力ピンのインダクタンスを低減化 する方法と装置とに関する需要が発生している。

[0007]

インダクタを流れる電圧の時間変化とすると、インダク 【発明の概要】本発明に従えば半導体層上に集積回路が タ両端間の電圧がVL=Ldi(t)/dtの式に従っ 得られる。この半導体層上に、半導体層の第1の部分を て変化するためである。例として、8nHのインダクタ 50 占有するように機能回路が形成される。この半導体層上 の前記機能回路によって占有されていない第2の部分に コンデンサが形成される。

【0008】本発明の別の面に従えば、このコンデンサ は、相当の固有容量を有するダイオードを含むバイバス コンデンサである。このダイオードは、集積回路の相対 的に正の電圧供給端子につながるカソードと、集積回路 の相対的に負の電圧供給端子につながるアノードとを含

【0009】本発明は等価的な電力入力インダクタンス の低減化に関して、従来の装置と方法とに比べ非常に優 10 れた利点を提供する。コンデンサは集積回路が形成され ている半導体層上の占有されていないエリアに分布して いるので、電力ピンおよび付随するポンディングワイヤ のインダクタンスの効果は0.1ないし0.2nHとい う小さい値にまで低減化できる。電力入力容量が低減化 されたことで、回路内部および出力において、より高速 のスイッチング速度が許容される。更に、分布コンデン サに対して非常に多数のコンタクトを用いることによっ て、このバイパスコンデンサの抵抗値を本質的に低減化 することができる。更に、このバイパスコンデンサは集 積回路の機能回路の作製と同時に形成できるので、コス トを本質的に増大させることなく、製造プロセス効率を 高く保つことができる。最後に、バイパスコンデンサの 信頼性は機能回路を作り上げている半導体デバイスのそ れと本質的に同じであり、従って、より信頼性に劣る個 別コンデンサを用いた従来技術の集積回路に比べて明瞭 な特長を提供している。

【0010】本発明のその他の面およびそれらの特長は 以下の図面を参照した詳細な説明から明らかとなるであ ろう。図面において、同様な部品には同じ符号が与えて 30 ある。

### [0011]

【実施例】最初に図1Aと図1Bを参照すると、それら は従来技術のパッケージ化集積回路10のそれぞれ、機 械的、電気的模式図であって、パッケージ18の中にマ ウントされた集積回路12と付随するバイパスコンデン サ14とを含んでいる。集積回路12は望みの機能回路 を含み、それはプログラム可能なアレイ論理回路のよう なデジタル回路であっても、または演算増幅器のような 線形回路であってもよい。コンデンサ14は従来技術で 40 既知のチップコンデンサのような個別コンデンサであ る。コンデンサ14と集積回路12はこれも従来技術で 既知のように、マウント面16上にマウントされる。

【0012】パッケージ化された集積回路10は、相対 的に正の電圧源へつながれた電力(V.,)ラインまたは トレースと、相対的に負の電圧または電源アースへつな がれたラインまたはトレース24とを含むプリント回路 板20上に搭載されているように描かれている。コンデ ンサ14の第1の電極板26と、集積回路12のVcc入 カパッド28が、Vccピン30とボンディングワイヤ3 50 は、コンタクト46と48はそれぞれが百個またはそれ

2、34を通してV。。トレース22へつながれている。 【0013】図1Bの電気的模式図中では、ピン30と ポンディングワイヤ32、34はそれらのインダクタン スで以て表されている。コンデンサ14の第2の電極板 36は従来技術で既知のように、マウント面16および ポンディングワイヤ38を通してアースまたは相対的に 負の電圧へつながれている。集積回路12のパッド37 もまたポンディング38を通してアースまたは相対的に 負の電源へつながれており、このボンディングワイヤる 8も図1日の電気的模式図ではそれのインダクタンスで 以て表されている。

【0014】上述のように、従来技術のパッケージ化集 積回路10は、固有の信頼性とパッケージの問題を抱え た個別コンデンサ14を採用しており、更に付加的な誘 **電性のボンディングワイヤを必要とするという重大な欠** 点を持っている。

【0015】次に図2Aと図2Bを参照すると、本発明 に従うパッケージ化された集積回路40のそれぞれ機械 的、電気的模式図が示されている。図1Aと図1Bに示 されたデバイスと対比させるために、同様な部品には同 じ符号が与えられている。本発明では、個別コンデンサ 14が廃止されて、代わりに必要な容量は集積回路42 と一緒に集積された分布型の容量として供給されてい る。図2Bの電気的模式図に示された機能回路12は、 図1Aと図1Bの従来技術デバイスの集積回路12が含 んでいるものと本質的に同じである。しかし、バイパス コンデンサ44はここでは、機能回路12と同じ半導体 **層上に形成されている。後に述べるように、バイパスコ** ンアンサ 4 4 は機能回路 1 2 の作製に必要でない集積回 路42のエリア上に分布しており、数多くの相対的に正 の電圧供給端子46と相対的に負の電圧供給端子48と を含んでいる。これらのうちの1対が例として図2Bに 示されている。

【0016】次に図3を参照すると、本発明に従って半 導体層 5 0 上に形成された集積回路 4 2 全体の平面図が 示されている。機能回路が基板50のエリア12内に取 り付けられている。実際の組み込みでは、これらのエリ ア12は回路の実際の配置に依存してもっとずっと複雑 な形状をしており、従って、図3では分かり易いように 大幅に簡素化して描かれている。更に、相互接続配線、 ポンディングワイヤ、パッド等の回路は分かり易いよう に省略されている。

【0017】コンデンサイイは、15で斜線を施したエ リアによって示されたように、半導体層50の表面上に 亘って分布している。ここでも、実際の組み込み時に は、分布型のコンデンサ44は、機能回路12の配置を 後に定義するのに利用されるエリアに依存して、ずっと 複雑な形状を取るはずである。例として、複数個のコン タクト46と48が示されている。実際の組み込みで

以上存在するであろう。コンデンサ44に付随する抵抗 は、これらのコンタクトを非常に多数設けることによっ て低減化することができる。

【0018】図4と図5は、図3に点線で示したコンデ ンサ44の一部を含むエリア52のそれぞれ平面図と正 而図を示している。コンデンサ44は本質的に、機能回 路12中に必要なトランジスタやダイオードの作製と同 時に形成される容量性ダイオードである。好適実施例で は半導体層50はp形材料の層である。このダイオード のカソードを形成するために、半導体50中に、高濃度 10 にドープされたn形材料(n++)(典型的には1-5 ×10<sup>20</sup> c m<sup>-3</sup>の範囲)の層54が形成される。このダ イオードの抵抗を制御する傾斜した接合を提供するため に、層54中に、層54のドーパント濃度よりも低いド ーパント濃度のn形材料(n-)(典型的には5×10 18-1×1019cm-3の範囲)の第2の層56が形成さ れる。層56の厚さは容量を調節するように選ばれる。 典型的には、層56の厚さは、コンデンサ44を作製す るための典型的な未使用空間を有する28ピンデバイス の5vに対して300-500pFの容量を与えるため には、2000オングストロームのオーダである。この ダイオードのアノードを形成するために、n形層56中 に、高濃度にドープされたp形材料(p+)(典型的に は1×10<sup>19</sup> c m<sup>-3</sup>の範囲)の層58が形成される。次 にアノード58へのコンタクトを形成する金属コンタク ト48と、カソード領域54へコンタクトを形成する金 属コンタクト46とが作成される。好適実施例では、カ ソード層54とのコンタクト抵抗を制御するために、n +ドープ領域60がコンタクト46に隣接して設けられ

【0019】一体化したデバイスよりも大きな容量を提 供するように、機能回路12のために利用されていない 半導体層50の特定の広さのエリア上に亘ってコンデン サ44を作製することができる。更に、コンデンサ44 は固有の容量を持つ半導体ダイオードであるので、機能 回路12中に必要なトランジスタやダイオードと同時に 作製することができる。例えば、エリア54は、機能回 路12中に必要とされるトランジスタのコレクタ領域生 成と同時に形成される。領域58は、同じトランジスタ のペース領域の生成と同時に作製される。機能デバイス 40 の作製に必要でない半導体層50のエリアを本質的にす べて利用することによって、バイバスコンデンサイイの 容量は典型的に300ないし500pFとするこどがで き、従って入力電力ピンと付随するポンディングワイヤ のインダクタンスを大幅に減少させることができる。非 常に多数のコンタクト46、48を用いることによっ て、コンデンサ44の抵抗を本質的に低下させることが でき、それによって特性を改善することができる。

【0020】本発明では、機能デバイス12との同時作 製が可能であることから、パッケージ全体のアセンブリ コストが増大しない。同時に、信頼性も集積回路を構成している残りのデバイスと同じのままである。更に、コンデンサが分布しているので、電力ピンと付随するポンディングワイヤのインダクタンスが0.1ないし0.2 nHにまで低減化され、スイッチング速度が大幅に向上する。最後に、分布型コンデンサは、非常に多数のコンタクトを用いた場合特に、その抵抗を無視し得る。

6

【0021】本発明の好適実施例とそれらの特長について以上のように詳細に述べてきたが、本発明はそれらに限定されるものではなく、特許請求の範囲によってのみ限定される。

【0022】以上の説明に関して更に以下の項を開示する。

(1) 集積回路であって、半導体層、前記半導体層中に 形成されて、前記半導体層の第1の部分のみを占有する 機能回路、前記半導体層の前記機能回路によって使用さ れていない第2の部分中に形成されたコンデンサ、を含 む集積回路。

【0023】(2)第1項記載の集積回路であって、前 記コンデンサが、前記集積回路の相対的に正の電圧を供 給する端子と前記集積回路の相対的に負の電圧を供給す る端子との間につながれたバイバスコンデンサを含んで いる集積回路。

【0024】(3)第2項記載の集積回路であって、前記バイパスコンデンサが、前記電力入力端子へつながれた複数個のコンタクトと前記アース端子へつながれた複数個のコンタクトとを含んでいる集積回路。

【0025】(4)第1項記載の集積回路であって、前記コンデンサが、相当の固有容量を有するダイオードを含んでいる集積回路。

【0026】(5) 第4項記載の集積回路であって、前 記ダイオードが、前記集積回路の相対的に負の電圧へつ ながれたアノードと相対的に正の電圧へつながれたカソ ードとを含んでいる集積回路。

【0027】(6) 集積回路であって、定義されたエリアを有する第1の伝導形の半導体層、前記半導体層中に形成されて、前記定義されたエリアの部分のみを占有し、従って前記半導体層の占有されていないエリアを登せる機能回路、ダイオードを含むバイバスコンデンサであって、前記ダイオードが、それらの間に相当の間に相当の前記占有されていないエリアの相当の部分中に形成されている、バイパスコンデンサ、少なくとも1つの、相対的に正の電圧供給源、少なくとも1つの、相対的に負の電圧供給源端子へつなぐ、少なくとも1つのアノードコンタクト、前記ダイオードの前記カソードを前記相対的に正の電圧供給源端子へつなぐ、少なくとも1つのカソードコンタクト、を含む集積回路。

製が可能であることから、パッケージ全体のアセンブリ 50 【0028】(7)第6項記載の集積回路であって、前

記ダイオードが、前記層中に形成されて、前記第1の伝導形とは逆の第2の伝導形にドープされた材料の第1の層、前記第1の層中に形成されて、前記第2の伝導形にドープされた材料の第2の層であって、前記ドープされた材料の第2の層のドーパント濃度が前記ドープされた材料の第1の層のドーパント濃度とは本質的に異なる、ドープされた材料の第2の層、前記第2の層中に形成されて、前記第1の伝導形にドープされた材料の第3の層、を含んでいる集積回路。

【0029】(8)第7項記載の集積回路であって、前 10 記第1および第2の層がn形材料の層を含み、前記第3 の層がp形材料の層を含み、従って前記第1の層が前記 カソードを含み、従って前記第3の層がアノードを含んでいる集積回路。

【0030】(9)第8項記載の集積回路であって、前記ドープされた材料の第2の層のドーパント濃度が前記ドープされた材料の第1の層のドーパント濃度よりも本質的に低い集積回路。

【0031】(10)第8項記載の集積回路であって、前記アノードコンタクトが前記ドープされた材料の第3の層に隣接する金属コンタクトを含み、前記カソードコンタクトが前記ドープされた材料の第1の層に隣接する金属コンタクトを含んでいる集積回路。

【0032】(11)集積化されたバイパスコンデンサ を有する集積回路であって、第1の伝導形の半導体層で あって、定義されたエリアを有する半導体層、前記基板 中に作製されて、前記半導体層の前記定義されたエリア の部分のみを占有し、従って前記半導体の占有されてい ないエリアを定義する、機能回路、前記占有されていな いエリアの相当の部分中に形成されて、相当の容量を有 30 するダイオードを含むバイパスコンデンサであって、前 記ダイオードが、前記基板中に形成されて、前記第1の 伝導形とは逆の第2の伝導形に高濃度にドープされた材 科の層のカソード、前記カソード中に形成されて、前記 第2の伝導形にドープされた材料の中間層であって、前 記中間層のドーパント濃度が前記カソードのドーパント 濃度よりも本質的に低くなっている中間層、前記中間層 中に形成されて、前記第1の伝導形にドープされた材料 の層のアノード、を含んでいるパイパスコンデンサ、前 記カソードへつながれた複数個の金属コンタクト、前記 40 アノードへつながれた複数個の金属コンタクト、前記カ ソードへつながれた前記複数個の金属コンタクトへつな がれた少なくとも1つの、相対的に正の電圧を供給する 端子、前記アノードへつながれた前記複数個の金属コン タクトへつながれた少なくとも1つの、相対的に負の電 圧を供給する端子、を含む集積回路。

【0033】(12) 集積回路を製造するための方法であって、半導体層を形成すること、前記半導体層中に機能回路を作製することであって、機能エリアが前記半導体層の第1の部分のみを占有するように機能回路を作製 50

すること、前記機能回路を作製するのに使用されていない前記半導体層の第2の部分中にコンデンサを作製すること、の工程を含む方法。

R

【0034】(13)第12項記載の方法であって、前記コンデンサを作製する工程が、前記半導体層の前記占有されていないエリア中に、アノードとカソードとを有するダイオードを作製する工程を含んでいる方法。

【0035】(14)第13項記載の方法であって、更に、前記ダイオードのアノードを、前記集積回路の相対的に負の電圧供給端子へつなぐこと、前記ダイオードのカソードを、前記集積回路の相対的に正の電圧供給端子へつなぐこと、の工程を含む方法。

【0036】(15)集積化されたバイパスコンデンサ を有する集積回路を製造する方法であって、定義された エリアを有するように、第1の伝導形の半導体層を形成 すること、前記半導体層中に、前記定義されたエリアの 部分のみを占有し、従って前記半導体層の占有されない エリアを定義するように、機能回路を作製すること、前 記第1の伝導形とは逆の第2の伝導形に高濃度にドープ された材料の層のダイオードカソードを前記半導体層中 に形成すること、前記第2の伝導形にドープされた材料 の層の中間層を前記カソード中に形成することであっ て、前記中間層のドーパント濃度が前記カソードのドー パント濃度よりも本質的に低くなるように、中間層を形 成すること、前記第1の伝導形に高濃度にドープされた 材料の層のアノードを前記中間層中に形成すること、前 記カソードへの複数個の金属コンタクトを形成するこ と、前記アノードへの複数個の金属コンタクトを形成す ること、前記カソードへの複数個の金属コンタクトを少 なくとも1つの電力入力端子へつなぐこと、前記アノー ドへの複数個の金属コンタクトを前記集積回路の少なく とも1つのアース端子へつなぐこと、の工程を含む方

【0037】(16) 定義されたエリアを有する半導体 層50中に集積回路42が作製される。半導体層50の 前記定義されたエリアの部分のみを占有するように、半 導体層50中に機能回路12が作製され、これによって 半導体層50の占有されていないエリアが定義される。 半導体層中に、前記占有されていないエリアの相当の部分中にコンデンサが作製される。

## 【図面の簡単な説明】

【図1】個別バイパスコンデンサを用いた従来技術のパッケージ化集積回路のそれぞれ、機械的、電気的模式図。

【図2】本発明に従う分布型パイパスコンデンサを用いたパッケージ化集積回路のそれぞれ、機械的、電気的模式図。

【図3】本発明に従う集積回路の典型的なデバイス配置を示す平面図。

【図4】図3に示された集積回路の一部の拡大平面図。

【図5】本質的に図4のライン5-5に沿って取られた 正面断面図。

#### 【符号の説明】


- 10 従来技術のパッケージ化された集積回路
- 12 集積回路
- 14 バイパスコンデンサ
- 16 マウント面
- 18 パッケージ
- 20 プリント回路板
- 22 電力ライン
- 24 アースライン
- 26 第1電極
- 28 V。、入力パッド
- 30 V.,ピン

- \* 3 2, 3 4 ボンディングワイヤ
  - 36 第2電極
  - 38 ボンディングワイヤ
  - 40 本発明のパッケージ化された集積回路


10


- 42 集積回路
- 44 バイパスコンデンサ
- 4 6 電源電圧端子
- 48 アース端子
- 50 半導体層
- 10 52 エリア
  - 54 高濃度ドープn形層
  - 56 n形層
  - 58 高濃度ドープ p 形層
- \* 60 高濃度ドープn形層


## 【図3】



【図4】







2

【図5】

